


2018-2019 学年模拟题


一、填空 (每空 2 分, 共 28 分)

1. $(95.25)_{10} = (\quad)_2 = (\quad)_{16}$
2. 一个反相器输入脉冲波形如图, t_r 为 $(\quad)$, t_{pLH} 为 $(\quad)$
3. 如图 2 所示, 已知反相器 $C_{PD} = 21pF$, $V_{DD} = 5V$, $C_L = 10pF$, $f = 1MHz$, 其延时-功耗积为 $(\quad)$.
4. 十位 D/A 转换器, 设输入数字量为 200H 时 输出电压 (例 1 分) 为 $5V$, $R_F = R$, 则 $V_{REF} = (\quad)$.
5. 存储系统 $(1M \times 1)$ 需片地址线 和 数据线 分别为 $(\quad)$.




6. 原码为 100000, 补码为 $(\quad)$.
7. 化简为最简与或式: $F_1 = \overline{A}BC + A\overline{C} + B + C = (\quad)$.
8. 将函数 $L = AC + \overline{C}D$ 化简为与或表达式 $(\quad)$.

9. 如图 3 所示利用门实现的逻辑功能为 $(\quad)$.



10. 写出如图 4 所示输出与输入的逻辑表达式 $(\quad)$.



11. 当 74LS10 门驱动同类型门, 逻辑门扇出数为 $(\quad)$, C_{MOS} 负载 $= -0.1mA$, $I_{OL(MOS)}$ 负载 $= -24mA$, C_{TTL} 负载 $= -24mA$.

二、简答 (共 22 分)

1. 用卡诺图化简下列各式: (6 分)



- (1) $\sum(A, B, C, D) = \sum m(0, 4, 6, 13, 14, 15) + \sum d(1, 2, 3, 5, 7, 9, 10, 11)$.
- (2) $\sum(A, B, C, D) = \sum m(0, 1, 2, 7, 13, 15) + \sum d(3, 4, 5, 6, 8, 10)$.

2. 列出以下函数真值表 (4分)

$$\begin{cases} (1) Z = A\bar{B} + A\bar{B}C + AB\bar{C} \\ B\bar{C} = 0 \end{cases}$$



$$(2) Z = A\bar{B} + Ac + B\bar{C} + \bar{B}C$$

3. 画出 Q_0 与 Q_1 波形图。触发器初始状态均为 0。 (6分)




4.

4. 画出两触发器 Q_1 端波形。两触发器初始状态均为 0。 (6分)





三. 分析题 (25分)


1. 分析图题逻辑电路功能。 (6分)




2. 写出如图示 138 实现的逻辑函数，并用 151 实现该逻辑函数。（7 分）



3. 逻辑电路如图题所示，试分析该电路的功能。（4 分）



4. 电路如图所示。（8 分）




- (1) 分别说明图中两部分电路功能。
- (2) 已知 $R_1 = 10k\Omega$, $R_2 = 20k\Omega$, $C = 10\mu F$, 计算 f , t_{PL} 。
- (3) 画出 V_C , V_O 波形。

容量。

四. 设计题 (25分)

1. 试用74LS161计数器设计时的最简激励方程组。(状态图如图, 为同步时序电路) (9分)





2. 用74LS161构成8421码计数4进制计数器, 完成设计图。 (8分)

① 用74LS161构成普通4进制计数器, 必须必须使用PZ4D端。

(0000 0000 ... 0000 1111 ...)


(0010 1110)



3. 试用可编程逻辑阵列PZ4实现下列逻辑函数, 并考虑尽量减少乘积项数目。 (8分)

$$L_0(A, B, C) = \sum(0, 1, 2, 4) \quad L_1(A, B, C) = \sum(0, 5, 6, 7)$$

或阵列可编程



与阵列可编程